PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-123051

(43)Date of publication of application: 26.09.1981

(51)Int.CI.

G06F 15/16 G06F 13/00

(21)Application number: 55-027027

ين ييني

(71)Applicant:

OMRON TATEISI ELECTRONICS CO

(22)Date of filing:

03.03.1980

(72)Inventor:

ONISHI KENICHI

NAGAO MINORU KAWAI MAKOTO


SAEKI MASAHIRO

(54) DATA TRANSFER SYSTEM IN MASTER SLAVE SYSTEM

(57)Abstract:

PURPOSE: To eliminate excessive busses, by causing the slave CPU to access the main memory by the main memory access instruction, which is read out from the main memory by the command from the master CPU, in the master slave system.

CONSTITUTION: In case of data transfer between main memory 22 and internal memory 32 in the slave CPU, instructions including the main memory read instruction and the main memory write instruction for this data transfer stored in main memory 22 are read out to slave CPU21 by master CPU21. Slave CPU21 processes these instructions to access main memory 22 and executs data transfer between main memory 22 and internal memory 32. Consequently, even if the master CPU cannot access the internal memory of the slave CPU directly, the master CPU instructs data transfer between the internal memory of the slave CPU and the main memory without providing excessive address busses and data busses.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭56-123051

6)Int. Cl.³ G 06 F 15/16 13/00

4

識別記号

101

庁内整理番号 7165-5B 7361-5B 솋公開 昭和56年(1981)9月26日

発明の数 1 審査請求 未請求

(全 6 頁)

创特

頁 昭55-27027

②出

頁 昭55(1980)3月3日

⑫発 明 者 大西謙一

京都市右京区花園土堂町10番地

立石電機株式会社内。

⑰発 明 者 永尾実

京都市右京区花園土堂町10番地

立石電機株式会社内

⑰発 明 者 川井信

京都市右京区花園土堂町10番地

立石電機株式会社内

⑫発 明 者 佐伯正広

京都市右京区花園土堂町10番地

立石電機株式会社内

切出 願 人 立石電機株式会社

京都市右京区花園土堂町10番地

個代 理 人 弁理士 岸本守一

外2名

明 和 書 (1)

1. 発明の名称

マスタ・スレーブ・システムにおけるデータ転送方式

- 2. 特許請求の範囲

マスタ中央処理装置からの起動により前記命令を得、得た前記命令にもとづいて前記主メモリを前記内部メモリとの間のデータ転送を実行することを特徴とする、マスタ・スレーブ・システムにおけるデータ転送方式。

- (2) 転送データがプログラムであつて、前記命令中にリード・ジャンプ命令が含まれており、このリード・ジャンプ命令があつた場合に、スレーブ中央処理装置は、プログラム・データ転送終了後前記内部メモリ内に読込んだプログラムにジャンプする、特許請求の範囲第(1)項記載のマスタ・スレーブ・システムにおけるデータ転送方式。
- 3. 発明の詳細な説明

この発明は、マスタ・スレーブ・システムに

-253--

(1)

おけるデータ転送方式に関する。

主メモリを備えたマスタ中央処理装置(マスタ中央処理装置(マスタ中央処理装置(マスタロマスタロロによっ)と、のマスタロロによって、別で、スレーブによって、出ている。では、スレーブによっているものがある。で行なわれるようになっているものがある。

こ の よう な マ ス タ ・ ス レ ー ブ ・ シ ス テ ム に お い て は 、 マ ス タ C P U は ス レ ー ブ C P U の 内 部 メ モ リ を 値 接 ア ク セ ス で き な い よ うに な つ て い る 。 マ ス タ C P U が ス レ ー ブ C P U の 内 部 メ モ リ を ア ク セ ス す る こ と が で き る よ う に す る た め に 、 別 の デ ー タ バ ス 、 ア ド レ ス バ ス 、 制 御 回 路

(3)

マスタCPU(21) は複数のスレープCPU(31) と、 データバス、コントロールバスおよびアドレス パスを含むパス個で粘ばれている。この例では スレーブCPUSI)は便宜的に2台示されている が必要に応じて適数台設けられる。 2 台のスレ - ブ C P U を区別するときにはそれぞれを(31A) (31B) とする。スレープ C P U BI) はそれぞれ専 用の入出力装成のを制御するものである。マス タCPU切は、主メモリ221、この主メモリ221か らのまたは主メモリ223へのスレーブCPU(11)に よる統出し、曹込みを制御するDMA制御回路 23、マスタ C P U 21)の入出力 命令制 御 向 路 200 お よび割込制御回路四を備えている。各スレーブ C P U G11 は、その内部メモリC22、主メモリC22と の間でデータのやりとりするためにDMA制御 回路四と交信するデータ転送制御回路COO、入出

等を設けることが考えられる。しかし、このようにすると、データバスやアドレスバスの配線が複雑になり、スレーブCPUの制御にもとづくデータ転送とマスタCPUの制御にもとづくデータ転送との両方が混在することになり、主メモリと内部メモリとの間のデータ転送のための制御側路も複雑になる。

この発明は、余分のデータバスやアドレスバス等を設けることなしに、結果的にマスタCPUがスレーブCPUの内部メモリをアクセスして上メモリと内部メモリとの間のデータ転送を制御したことになるマスタ・スレーブ・システムにおけるデータ転送方式を提供するものである。

以下凶而を参照してこの発明を辞制に説明する。 第1凶において、システム全体を制御する

(4)

カ命令制御回路 GM 、割込発生回路 GG および専用人出力 装置 GD に対する入出力制御回路 GB をそれぞれ 備えている。

主メモリの22 および内部メモリの30は、第2図に示すように、各種データを記憶するデータ・メモリとして機能する部分と、マスタCPUの、スレーブCPUののそれぞれの実行プログラム・メモリとして機能する からそれぞれ 体成されている。主メモリのデータ・メモリには、後述するようにスレーブCPUののデータ・メモリには、後述するようにスレーブCPUのを起動した後、スレーブCPUのによってリードをセットするエリヤ(M1)が設けられ、プログラム・メモリにはスレーブCPUのの内部メモリのに転送されるスレーブCPUのの内部メモリのに転送されたのスレーブCPUのの内部メモリのに転送され

特開昭56-123051(3)

ムを記憶するエリヤ (M3)が設けられている。内部メモリ G2 のプログラム・メモリには、データ 転送制御回路 G2 を制御してデータ 転送を行なうプログラムを格納するエリヤ (M4)、主メモリ C2 のエリヤ (M2)から続出したプログラムを記憶するエリヤ (M5)および主メモリ C2 のエリヤ (M3)に 気すべきプログラムが記憶されているエリヤ (M6)が設けられている。これらのエリヤ (M2) (M3) (M5) (M6)はもちろん 1 間所に限られることはなく、適当なアドレス範囲にわたつて過数箇所数けることができるのはいうまでもない。またそのアドレス範囲は固定であつてもその都度指定するものであつてもよい。

マスタCPU 21)からスレーブCPU 51) に送られる命令コードは、第3凶に示す指令内容および D M A 情報である。 D M A 情報は、主メモリ

(7)

とづいてスレーブCPUSNにより開始される。 第 4 図および第 5 図を参照して、マスタ C P U (MI)K セリロのエリヤ (MI)K セ ツトし(ステップ(1))、プログラム出力命令に より特定のスレーブCPUSIIを起動する(ステ ップ(21)。スレーブ C P U (31)は、人出力命令制 御回路241040を介して発生する内部割込によって、 マスタCPUUIからのプログラム出力的令を認 識する(ステツブ(III)。その粘果、マスタCP (21) Uが主メモリC21を使用していない空き時間を利 用してスレーブCPUSIDは、データ転送制御回 路以、DMA制御回路(20を介してデータ伝送を 行ない主メモリ(20)のエリヤ (M1)にセツトされて いる命令コードを取込む(ステップ172)。そし て、命令コード中のスレーブCPU識別コード かそのスレーブCPU(11)を示すものと一致する

221内のデータ 転送に関与するエリヤ (この例ではエリヤ (M2)または (M3))の先頭アドレス、内部メモリ (30内のデータ 転送に関与するエリヤ ((M5)または (M6))の先頭アドレスおよび 転送ワード (バイト)数から構成されている。また、第3 図に示す指令内容は、内部メモリ (20のエリヤ (M3)に 転送する場合のライト 命令、主メモリ (20のエリヤ (M3)に 転送する場合のライト 命令、主メモリ (M2)のプログラムを送した。 エリヤ (M2)のプログラムにジャンプすべきことを ボすジャンプ命令、およびスレープ C P U (SI)を指定する S・C P U 趣別コード からなる。

主メモリ (20 と内部メモリ G3 との間の プログラム・データ の転送はマスタ C P U (21) の 制御にも

(8)

特開昭56-123051(4)

レーブCPU引はマスタCPU別に対して捌込 **みをかけ、転送処理が終了したことを知らせる** (ステップ201)。リード命令の場合には、ライ ト命令と向極にデータ転送制御回路のとDMA 制御回路のとの交信によりデータ転送のタイミ ングを検出しながらDMA情報によって指定さ れた主メモリ四の開始アドレス (エリヤ (M2)) から指定ワード数のプログラム・データを、内 彫メモリCMの削炉アドレス(エリヤ(M5))から 組番にデータ転送する(ステップ(17))。そして、 命令コードの命令中にジャンプ命令があるかど うかをみて(ステップ(18))、ジャンプ的分があ ればエリヤ (M4)の D M A プログラムから読込ん だ (M5)のプログラムにジャンプし、そのプログ ラムを実行する(ステップ(ISI)。この後、すべ ての処理が終了したことを割込によつてマスタ

an

割込によってデータ 転送が終了したことを知る (ステップ(31)。これにより、マスタ C P U 21) の制御によってスレーブ C P U (31) が内部メモリ 図と主メモリ 222 との間のデータ 転送を主メモリ 222 に対する直接メモリアクセス (D M A) で実 行したことになる。

上記の例ではプログラムが転送データとなつているが、他の各種のデータを主メモリのと内部メモリのとの間で転送することもできるのは言うまでもない。

以上詳細に説明したようにこの発明によれば、スレーブ C P Uにより 主モリが直接 アクセスされ 得るようになつているマスタ・スレーブ・システムにおいて、主メモリにスレーブ C P U の内部メモリのアクセスを指令する旨の命令内容を記憶し、スレーブ C P U はマスタ C P U から

CPU(21)に知らせる(ステップ(20)。 ジャンプ命令がない場合には、マスタ CPU(21)に初込をかけ転送処理が終了したことを網路した場合には、何命令のいずれでもないことを確認した場合には、何らの処理も実行するとなく、ステップ(13)で N N のののののでであると(ステップ(13)で N N のでであると(ステップ(13)で N N のをののでであると(ステップ(13)で N N のをでいてとを検出すると(ステップ(13)で N N のをでいて、スレーブ CPU(11)は、上述の処理のいずれもをでいるととなく、ステップ(20)は、ステップ(20)に移つてマスタ CPU(21)に移ってマスタでで、ステップ(21)に割込をかける。なお、ステップ(13)に割込をかける。なお、ステップ(14)に割込をかける。なお、ステップ(15)にしてもよい。

マスタCPU如は、スレーブCPUSIIからの

02

の と と動により前記命令内容を取込み、 取込んだ前 記命令にもとづいて前記主メモリをアクセスし て前紀主メモリおよび前紀内部メモリ間のデー タ転送をするので、糸分のデータバスやアドレ スパス等を設ける必要がなく、マスタCPUが スレープCPUの内部メモリをアクセスして主 モリと内部メモリとの間のデータ転送を制御 したことになる。これにより、マスタCPUの 主メモリとスレープCPUの内部メモリとの間 でデータの転送が可能となるので、スレープC P U の内部メモリ(たとえば P · R O M)の内 容チェックをマスタCPUで行なうことができ るようになり、またスレーブCPUの内部メモ リにないプログラム、たとえばスレープCPU のハード・ウエアのチェック用プログラム、ス レーブCPUの拡張プログラムなどを、マスタ

C P U の管理する外部記憶装置からマスタ C P U に続出し、さらにスレーブ C P U に転送する C とにより、スレーブ C P U で実行することができるようになる。

4. 凶面の簡単な説明

野 1 図は全体の構成を示すブロック図、第 2 図は主メモリと内部メモリの内容を示す図、第 3 図は命令コードのフォーマットを示す図、第 4 図はマスタCPUの処理手順を示すフロー・チャート、第 5 図はスレーブCPUの処理手順を示すフロー・チャートである。

(2) ・・・ マスタ中央処理装置、(22 ・・・ 主メモリ、(23 ・・・ D M A 制御回路、(3) ・・・ スレーブ中央処理装置、(32 ・・・ 内部メモリ、(33 ・・・ データ転送制御回路。

以上

(15)

第1図

